LiMingXiang's Record

MobileNet V1 - V3 原理细究前传笔者最近在做轻量化神经网络模型在FPGA的部署，因此最近在调研MobileNet V1 - V3，MobileVit V1 - V3，近期笔者把MobileNet过了过。做此整理，即做巩固，也做分享。 FP32Conv: \begin{align} Y_{int8->fp32} &= ( \sum X{int8} \cdot W_{int8} ) \times S_x \times S_w + b \\ &\approx ( \sum \frac{X_{fp32}}{S_x} \cdot \frac{W_{fp32}}{S_w} ) \times S_x \times S_w + b \\ &= \sum X_{fp32} \cdot W_{fp32} + b = Y_{fp32} \end{align}risc-v and cpu for 业务部署的差异 Conv 在内存访问方面的优化

四川大学期中考试试题(开卷) (2024 - 2025 学年第 1 学期) A 卷课程名称：半导体物理 任课教师：杨治美 2024 年 11 月 25 日 1 题目 ${L}_{n}(E) = ( )$ , ${L}_{D} =( )$ 。 半导体中过剩电子浓度为 $ \Delta n = {10}^{15} cm^{-3} $ ,过剩载流子的寿命为 $ \tau_{n0} = {10}^{-6}s $ 。在 $ t = 0 $ 时, 产生过剩载流子的外部作用停止,因此 $ t > 0 $ 时半导体恢复到平衡状态, $ t = {4\mu s} $ 时的过剩载流子的复合率 ( )。 假设两块半导体材料 $\mathrm{A}$ 和 $\mathrm{B}$ 除了禁带宽度不同,其它参数完全相同。 $\mathrm{A}$ 的禁带宽度是 $ 1.0eV $ , B 的禁带宽度是 $1.2eV$,${300}\mathrm{K}$ 时两种材料的 ${n}_{i}$ 的比值是( )。 特定半导体内存在三种散射机制，只存在一种散射机制时的迁移率为...

window.PlotlyConfig = {MathJaxConfig: 'local'}; /** * plotly.js v2.32.0 * Copyright 2012-2024, Plotly, Inc. * All rights reserved. * Licensed under the MIT license */ /*! For license information please see plotly.min.js.LICENSE.txt */ !function(t,e){"object"==typeof exports&&"object"==typeof module?module.exports=e():"function"==typeof define&&define.amd?define([],e):"object"==typeof exports?exports.Plotly=e():t.Plotly=e()}(self,(function(){return...

IC设计基础1.五管OTA小信号电路+增益求解2.绘制二级运放中宽长比为100:1的输入对管的版图，同时标清楚每个layer的含义​ 3.通过CMOS工艺图和寄生等效放大电路图简述闩锁效应的成因，以及如何减小闩锁效应的方法​ 4.对如下对称OTA电路根据功能划分模块 5.画出如下版图对应的如箭头方向的完整剖面图，并解释为什么多晶硅可以在黑框处跨越N阱​ ‍ 集成电路原理(数集)一、名词解释45分/5分1. 等比例缩小定律是什么，请描述你对其的理解不知道是不是scale down的意思，在保障逻辑功能无误的情况下，先进工艺可以实现更好的能效比和性能。 2. 集成电路与电子线路的区别3. PN结隔离介质中n+掩埋层的作用4. 什么是平面工艺5. 请用CMOS实现与非门，画出电路及版图6. 什么是有比反相器与无比反相器7. 对于与非门，若想实现最高噪声容限，则如何设计nmos、pmos的宽长比考虑n个cmos串联的等效 Kn′ 与单个pmos的 Kp 相等即可。 8. 触发器、寄存器、锁存器的区别9. 请给出若干ADC的性能参数及定义‍ 简答题(最后一个5分，其他8分，共55分)1....

CCLiu 论文研读SAR ADC 技术点迭代 Non-binary传统二进制搜索算法的 CDAC 的 settling time 与分辨率成正比，很难将速度提上去。 请教一个关于 SARADC 的非二进制电容阵列的问题 - eetop 电容的 mismatch 带来错误的 charge redistribution 后的电压；transistor pair 的 mismatch 带来比较器的 offset，带来错误的比较结果。常用如下静态参数来衡量 ADC：微分非线性(Differential nonlinearity , DNL)、积分非线性(Integral nonlinearity , INL)、offset error、gain error。 ‍ DNL 对于理想 ADC，其输出码没变化一次，输入信号理想应增加 1LSB，但实际可能不是 1LSB，这就是微分非线性： \begin{aligned} DNL(i) = \frac{V_{in}(i+1) - V_{in}(i) }{V_{LSB}} -...

调参思路该文旨在记录笔者调节两级运放时的一些note，可能有些乱，请见谅。 两级运放的性能参数以常见的五管OTA+共源极组态为例 ​ 性能指标要求​ 调整增益Av首先对于五管OTA的结构，在正常工作在饱和区下，其增益在40dB-47dB左右，很难获得更高的增益。因为我们的目标是80dB的Av，因此我们需要调整后第二级的共源极组态偏置，目标是实现39dB以上的增益，注意在Virtuoso仿真的ADE(L)窗口中测试Av2时要注意不能直接按下面这种写法： 1value(dB20(mag(v("/I10/net17" ?result "ac"))) 1) 因为我们是在Vip和Vin之间加1V的交流分量来测试的Av1、Av2、Av；如果我们按上面这种写法其实测量的是Av，如果我们想同时分析Av2，需要按照下方这种写法来处理： 1dB20((value(mag(v("/net06" ?result "ac")) 1) / value(mag(v("/I10/net17" ?result...

切比雪夫滤波器阶数计算器 tailwind.config = { theme: { extend: { colors: { primary: '#3B82F6', secondary: '#10B981', accent: '#6366F1', dark: '#1E293B', light: '#F8FAFC' }, fontFamily: { sans: ['Inter', 'system-ui',...

比较器offset论文研读笔者最近在做比较器的相关电路，需要仿真offset，如果 $V_{FS}=1V$ ，并且是10Bits的ADC的话，则要求offset满足 $V_{OS}<\frac{1}{2}LSB=0.48mV$ 。因此仿真计算比较器的offset有重大意义。 遗憾的是笔者在某宝买的虚拟机没有mis模型，跑不了蒙卡，因此笔者也就萌生出了手算offset的想法，故也就有了本文。 offset定义offset定义：当比较器输出达到 $\frac{V_{DD}}{2}$ 时，输入端 $V_{in}$ 和 $V_{ip}$ 的差值。 首先offset由系统失配和随机失配带来。系统失配指的是电路本身设计所带来的，如下图所示： 系统失配 在图1的二级运放电路图中我们需要保证M3、M4、M6的 $V_{GS}$ 一致，即若实际直流工作点存在偏差的话则会贡献有一部分offset，本文重点分析random...

版本更新信息如下： V0.1 2024.11.14 博客正式上线，基于GitHubpages搭建 V0.2 2024.12.15 博客的评论系统由gittalk切换为twikoo，并且部署在Vercel平台实现CDN加速。 V0.2.1 2024.12.21 增加links页面，推荐优秀的博客和网站；同时增加文章置顶功能，参考文章 2025年1月11日 增加pdf插入功能，next主题自带的pdf插入功能在about界面效果良好，但在博客文章界面效果一般，故根据纸鹿哥的建议，我采用iframe方式实现pdf嵌入功能: 123<div class="pdf-container"> <iframe src="/lib/pdf/last_question_of_analog_IC_quiz.pdf" width="100%" height="800"...

提问： 为什么考虑了MOS管的体效应后，其小信号模型电阻减小？ 我的思考 在MOS管模型中，体效应是等效为了一个独立电流源，大小为:\begin{aligned} I = g_{mb} V_{BS} \end{aligned} 同时它的效果在小信号模型中也能用一个线性电阻表示,因此与原来的VCCS的$R_{eq}$形成并联结构，对外