LiMingXiang's Record

模拟集成电路期末复盘ppt中的一些英文单词(12分)简答题二、对于半导体物理、半导体器件、半导体工艺、模拟集成电路四门课程之间的思考(8分) 三(每个6分，共48分) 1.nmos和pmos的区别，请画出结构示意图 2.有源极负反馈的共源极放大电路与源跟随器之间的对比 3.共源极放大电路中二极管连接型负载和电流源负载的对比 4.差分对和单端工作模式之间的比较，为何尾部要采用尾管电流源 5.电流镜的工作原理及任意倍数参考电流复制在版图中的实现 6.沟道噪声、热噪声，闪烁噪声及其大小 7.我们能从传输函数获得哪些信息？ 8.负反馈的缺点，为什么要引入负反馈 三、考虑沟道长度调制效应、体效应的带源极负反馈的共源极放大电路的增益及输出电阻求解四、小测最后一题变形 模集小测最后一题解析by MeiShao 所需要认识和了解的单词举例: 英文术语 中文翻译 英文术语 中文翻译 英文术语 中文翻译 aspect ratio 宽长比 back-gate effect 背栅效应 capacitive coupling 电容耦合 a...

本文是笔者复习半导体材料及IC工艺原理（双语）课程时的复习笔记，参考教材是半导体制造技术导论：第2版 (萧宏)，授课老师是马瑶老师。 1. 为什么有工艺漂移？在工艺还未成熟或新引进了一组新的仪器设备时，整体的成品率不会很高。但随着生产的进行，降低成品率的因素被发现并通过及时地纠正，成品率会不断上升然后达到稳定。 2. 为什么晶目前主流的晶圆尺寸均被限制在了12 inchs?简单来看，在相同的缺陷密度下，越大的晶圆面很会导致更多的缺陷带来更低的成品率，同时wafer尺寸的增加相应地也要求工艺处理设备的更新迭代，这在经济成本上是具有挑战的，结合产业、成品率及经济性分析，12英寸是一个主流的大尺寸圆元面积。 3. 为什么现代工艺使用垂直式扩散炉替代旧式的水平扩散炉水平扩散炉易出现中心热点温度过高且管壁上碎屑掉落污染wafer，故而引入垂直式扩散炉，以保证至多只有顶部1片wafer被污染且各片wafer加热均匀；同时垂直式扩散炉占地面积比能处理大量晶圆；均匀性好且纤维修成本低； 4....

2024年度总结该文为meishao的2024年年度总结，成文于2024年12月31日， 祝福正值2024年跨年之际，预祝各位2025年万事如意，心想事成，阖家幸福，平平安安！ 2024年回顾值得一提的是，去年2023年12月31号时笔者还在积极复习模电，并于当天完成了模电的复习然后回到寝室开始发祝福哈哈😄 2024春夏紧张备战期末周，然后放假回家过年。同时积极撰写概率统计、数学物理方法的复习笔记。 2024年的春节是2024年2月10日。春节回到老家，发现一切已经大变样了，繁华的街道、古朴的装饰但不变的还是那条小巷子以及巷子中姥姥的小院。奶奶的家里过年间积了很多雪，行动以及上卫生间都很不方便，希望自己以后可以作点什么来改变这些。 过年的时间是短暂且美好的，转眼间就到了春季学期开学。开学后回到学校约XuanShao出去city walk...

数字逻辑与系统设计设计报告项目内容 题目：8位乘法器\实现的功能: 输入为两个8位有符号数或无符号数，输出16位相乘结果 采用Booth算法对乘法转化为部分和求和 采用Wallace算法减少部分和求和时所使用的全加器数量 编译器及测试仿真环境 win11系统，EDA环境为Quartus，EDA软件版本为18.0，验证板卡为DE10Lite，波形仿真软件为Modelsim，软件版本为SE-64 2020.4 该8位乘法器设计特点 本文采用Radix-4 Booth乘法器对乘法运算化简为4个部分和求和；同时对化简后的部分和采用Wallace树算法进行加速运算，减少全加器和半加器数量的使用。 Radix-4 Booth算法Booth算法原理: 对于8位有符号数A可以表示为如(1)式所示，其中用$A_{i}$表示A的第$i$位: \begin{align} A = -A_{7}\times 2^{7} + \sum_{i=0}^{6} A_{i} \times 2^{i} \end{align}同时考虑对$A_{i}$进行如下分解: \begin{align} ...

情况说明参考教材半导体制造技术导论(第二版)——萧宏，课程半导体材料及IC工艺原理。 该总结是课程期末作业的一部分，边复习边总结。 Chapter1-51. 为什么目前市场上主流的最大晶圆的大小均为12英寸，为什么没有13、14英寸的wafer投入生产？解答:若假设晶圆的缺陷密度一样，那么越大的晶圆面积则会拥有更多的缺陷，进而会导致更低的成品率。 \begin{align} Y \propto \frac{1}{ (1+DA)^{n}...

祝老师教师节快乐！暨利用传输门做二选一选择器的CMOS电路分析祝天下的老师们教师节快乐！祝老师工作顺利，万事如意！利用传输门做二选一选择器的CMOS电路分析灵感来源于今天的数字逻辑课程，因为对学数电时的传输门的印象不清了，然后分析传输门的CMOS电路时绕晕了，故做此记录。 注：分析传输门的CMOS电路时，不需要关注MOS管是否工作在饱和区，只需关注导电沟道是否产生即可。 如图1所示为传输门的CMOS电路示意图 当 $C=1$ 时，下面对MOS管的导通情况进行分析: NMOS导通情况 \begin{align*} \because &C=1\\ \therefore &V_{GN} = V_{DD} \\ \because &V_{BN} = 0V\\ \end{align*} \begin{align*} \therefore &V_{GSN} = V_{GBN} -V_{SBN} = V_{DD} - V_{i} \end{align*}PMOS导通情况 \begin{align*} \because...

氢原子模型和类氢原子模型灵感来自半导体物理课程的课后题，发现推不出来表达式，上网查阅资料后做此记录，与大家分享。 氢原子模型 基于量子力学的理论，我们根据玻尔三大假设书写方程。 定态假设：原子系统只能处于一系列不连续的分立的能量状态 $E_{1}$ 、 $E_{2}$ 、 $E_{3}$ ……，在这些状态下，电子虽做加速运动，但不向外辐射能量，称这样的状态为定态。 跃迁假设：电子从 $E_{m}$ 能级跃迁到 $E_{n}$ 能级所需的能量满足 $h\nu=E_{n}-E_{m}$ 。 轨道角动量量子化假设：在氢原子中，电子轨道需满足 $2\pi r\cdot m_{e} v = n h$ ，即电子只能在轨道角动量等于约化普朗克常数 $\hbar$ 的整数倍的轨道上运动。 故根据轨道角动量量子化假设和圆周运动的向心力等于库仑力列写如下方程： \begin{align*} &m v r = n \frac{h}{2\pi} \\ &m\frac{v^{2}}{r} = \frac{1}{4\pi\epsilon_{0}} \cdot...

什么是势垒呢？pn结在pn结中记n区、p区的导带 $E_{C}$ 之差为势垒。在形成pn结之前，n区的费米能级 $E_{F}$ 靠近导带 $E_{C}$ ；p区的费米能级靠近价带 $E_{V}$ ，形成pn结后形成统一的费米能级，在能带图中即体现为一条水平线。 Q1:为什么pn结会形成统一的费米能级 A1:从能带角度理解：首先能级越低，该能级上的电子能量越高，该能级上的空穴能量越低。故形成pn结时电子从 $E_{F}$ 高的n区流向 $E_{F}$ 低的p区，相应的空穴从 $E_{F}$ 低的p区流向 $E_{F}$ 高的n区，也可以说n区电子占据导带的概率降低；同时考虑费米能级是标志载流子分布的能级，或者从下式分析: \begin{equation} \left\{ \begin{aligned} n_{0} & = N_{c} \exp(\frac{E_{F}-E_{C}}{k_{0}T}) \\ p_{0} & = N_{v} \exp(\frac{E_{V}-E_{F}}{k_{0}T}) ...

...

课堂汇报(论文解读)的PPT注意事项素材和思路来源于之前大创项目的收获的IC工艺课的总结。 注意事项 PPT每页最下方给出参考文献，字体要区别于PPT内容的字体。但若参考文献总量不高，可以将参考文献最后总结为一页PPT展示。 PPT中所用到的图、表、数据等均需给出出处(非自制的图和表)。 考虑到PPT展示效果，引用的图和表和通过圈圈或箭头指向来强调指定数据或特征。 一般会在开始的第一页进行国内外研究现状的分析，不需要过分考虑时间，可以留给观众观看，但是汇报的必要组成部分。 每一页PPT不要有过多的文字，要文图兼备，注意PPT是演示文稿不是汇报的稿子！ 不要念PPT而要讲PPT，因此PPT上要做好思路的引导和逻辑的理顺。 描述时要注意整体逻辑:提出问题，解决思路，实验结果(新方案效果)。